■平成24年度 卒業論文

●宇山 和輝

制御プログラムを論理回路化（ハードワイヤード化）することにより，処理 を高速化することができる．先行研究では演算命令に対応する演算器を論理合 成で自動生成していたが，小型化という観点の検討は充分でなかった．本研究 では，使用頻度に比して論理規模の大きい除算器(符号付32 bit) を対象として 演算回路の小型化について検討した．回復法・非回復法，高基数化などの選択 肢を検討した結果，Altera Cyclone V FPGA では基数4 の回復法で順序回路化 した場合が最もAT 積（性能／論理規模）が優れていた．論理合成した回路と 比べて，この回路の論理規模は48%，AT 積は142%であった．

●堂田 貴裕

今日のプロセッサではマルチコア・マルチスレッド化が進んでいる．一般に 並列化により計算時間を短縮できるが，並列度が高くなるとオーバーヘッドも 大きくなるため，最適な並列度を求めることは容易でない．本研究では，マル チコアプロセッサのための実行時間予測モデルを作成した．ベクトルのノルム 計算プログラムをIntel Core i7-860 で実行した場合の実行時間をモデル化した 結果，キャッシュ溢れやメモリバンド幅を考慮することにより，スレッド数1, 2, 4, 8 について誤差19%以下で実行時間を予測できた．この予測モデルを用いて (準) 最適スレッド数を予測した結果，その実行時間は(真の) 最適実行時間に対 して最大4.3%の増加にとどまった．

●山崎 翔太

電気・電子情報工学系では，通信・信号処理の実例を学習する科目や，プロ グラミングで実践的な問題解決を行う科目が十分でない．そこで本研究では，2 年次の『プロジェクト研究』の1 テーマとして，センサを利用した組込みプログ ラミング実習を企画した．本実験テーマの目的は，情報通信コースの学生に対 して実践的システム構築を経験させることである．Arduino とProcessing で下 位レイヤを隠蔽することにより，低学年でも容易に実験を進めることができる． 本研究では加速度センサ・光センサ・Bluetooth モジュールを用いて，3 次元グ ラフィクスの噴水シミュレーションを行うデモンストレーションを作成した．