発表者名 | タイトル | ps.gz | |
---|---|---|---|
小田原 剛治 | 再構成可能論理ボードの基本性能評価 | 25 KB | 39 KB |
藤村 佳克 | 並列化コンパイラのためのデータ自動分割法の検討 | 26 KB | 47 KB |
山下 真史 | データ依存性を考慮した動的負荷分散法の検討 | 26 KB | 39 KB |
再構成可能論理(Field Programmable Gate Away;FPGA)はプログラム可能な 論理デバイスである.FPGAを用いた再構成可能論理ボードを汎用のバスに付加 することにより,応用プログラムを低コストで実行することができる. しかしホスト計算機とFPGAとの間でバスを経由した通信が行われるため, バスの性能からデータ転送幅や遅延時間が制限されるという問題がある. そこでより高い周波数を与え処理の高速化を図り,この問題を緩和する. VCC HOT WORKS はFPGAに対してPCIバスクロックとは別に, 一定の周波数帯域における任意のクロックを与えることができる. FPGAを用いた再構成可能論理ボードの性能を評価するために はPCIバスの性能を評価しておかなければならない.
並列化言語の一つのHPF(High Performance Fortran)では, directiveで並列計算機上への データ分割や配置が記述可能である. HPFではユーザの意志で 並列性を制御できるが,より容易に並列性を利用するには 自動的にデータを分割配置することが望ましい. 本研究では,並列化コンパイラのためのデータの自動分割法を検討する.
本研究の最終目的は並列処理により実行時間を短縮することである. 実行時間を短縮するにはデータ分割により計算負荷を分散して計算 時間を短縮すれば良いが,データ分割に伴って通信時間が発生し 実行時間短縮の妨げとなる.従ってデータ分割にあたっては,通信 量の低減や通信と計算の重畳も考慮して実行時間の最適化を図る必 要がある.
一般に計算時間や通信時間は実装に依存するため,最適なデータ分 割は実装に依存して決まる.以下では実装依存の要素をパラメータ として計算システムをモデル化し,単純な計算例を使って最適なデー タ分割を求める方法を示す.
単一のプロセッサでプログラムを実行させる場合,実行時間の短縮には限界が ある.そのためプログラムを分割して実行することが必要になる.この分割し たプログラム(負荷)を複数のプロセッサに分配することを負荷分散という.プ ログラムを分割して実行する手段として並列計算機を用いる方法と 分散環境 を用いる方法がある.並列計算機とは均一のプロセッサをネットワークで接続 している計算機である.分散環境とは不均一なプロセッサがネットワークで緩 く接続されている環境である.並列計算機は大規模にするのが難しく, また 高価である.分散環境はすでにあるものを使えるので手軽で安価である.また 広域ネットワークにより大規模化でき,将来有望である.よって本研究では分 散環境について扱う.
負荷分散法には静的と動的の2つがある. 静的負荷分散はコンパイル時または プログラム実行前に負荷分散方法を決定する.並列計算機では各プロセッサを 1つのプログラムで占有できるのでこの方法が使われる.動的負荷分散はプロ グラム実行時に負荷分散方法を決定する. 分散環境では各プロセッサを占有 できないので,それぞれのプロセッサによって負荷状態が異なる.そのため動 的負荷分散が必要である.