令和4(2022)年度 卒業研究報告書概要

課程, 学籍番号, 氏名 課程:電	気・電子情報工学課程,	学籍番号:B2132	233,氏名:鹿野 貴義	5
工学分野名:情報通信システム	指導	尊教員名:市川 周	j	
	のオープンソース RISC		ntation)
Abstract Recently, the basis of custom pro- of RISC-V cores are available as languages. This study investigat logic scale and performance of R power consumption estimated by Arty A7-100 board, which impler Chizel, and C-Class is written in In terms of the logic scale, Rocket frequency of C-Class is approxim 47.1% of that of C-Class. Dhryste 2.00 times faster than Rocket in C	cessor design is moving open source, which a es the license and desc SC-V cores. The perfor Vivado, and the benchr nents Rocket and SHA Bluespec System Verile is greater than C-Class nately 30% of that of R one score of C-Class is	g to an open-stands dopt the different ription language of mances are meas nark scores. The e KTI C-Class as RI og. Both of them a s in six categories of ocket. The total p	ard ISA (e.g., RISC-V I environments and de f RISC-V cores and re- ured by the max frequ- valuation environment (SC-V core. Rocket is v re available under BS out of eight categories.	escription eports the aency, the t includes written in D license. The max mated as
 概 要 本研究室では専用プロセッサの いた.しかし MIPS ISA はライセ いる. RISC-V コアの多くはオーラ じて選択する必要がある.今後の 実装可能であることが望ましい. 本研究の目的は、オープンソーラ である. RISC-V コアの記述言語・ 模と性能を実機へ搭載して測定す。 Dörflinger ら (2021) は 64 ビ た.この際に使用した FPGA ボー り、RISC-V コアの実装が確認され 一般的に 32 ビットより 64 ビッ 可能かつ 64 ビット ISA として、H アについて論理規模と性能を評価 を採用とした.論理規模・最大動き と CoreMarkの測定は、RISC-V 調査の結果、Rocket は Chizel、 も BSD である.論理規模は 8 項目の 1.03 倍の性能である. 消費電力 static 時に 98.1%、dynamic 時に DMIPS/MHz, C-Class が 0.461 E スコアは Rocket で 0.940 CoreMa の 2.00 倍のスコアであった. 	シスの制約が厳しいた。 パンソース化されている パンソース化されている 研究で利用するには、オ また、論理規模や性能面 への RISC-V コアについ ライセンス形式を調べ、 3. ット ISA、Elsadek ら -ドは高価であり、学生。 れている Digilent Arty A ト・アドレッシングの方 Rocket と SHAKTI C-CI した.性能指標には、最大 作周波数・予想消費電力 コアを実装した FPGA 7 C-Class は Bluespec Sy 中 6 項目で Rocket の方 の予測値は Rocket が (41.0%、total 時に 47.15)	b, オープン標準の が, それぞれ実装 ープンソースであ。 で研究用途に適さ て調査し, 評価基 FPGA ボードに (2021) は 32 ビッ の研究には向いてい 7-100 を実装対象。 が高性能である。 動作周波数・予想 は Vivado を使用 ボード上の Linux stem Verilog で記 が優れている. 最大 C-Class より優れて Class は Rocket の	PRISC-V ISA への移行 環境・記述言語が異なり ることに加えて FPGA ないものは除外する必要 としての基礎的評価を 実装可能な RISC-V コア ト ISA について比較調 いない. そこで,より促 として想定する. 本研究では,ArtyA7-1 握択した.それぞれのF 肖費電力・Dhrystone・C して導出・算出した. E で行った. 述され、ライセンス形式 動作周波数は C-Class におり C-Class を基準に ystone スコアは Rocker 1.16 倍の性能である. C	示を進めて しまずがう しまがうう 離価 に た た で あ こ と て の む た た た た た た の し に た た た の し に に た た の の む た で の む に に に ろ こ と プ の の む に に た の む の む た で の む に て の む の む に て の む い て の む い て の む い て の む い て の む い て の む い て の む い て ひ い の む に い て い い い い ち む た い こ と り い つ む む い こ ち む た い こ の む い こ い つ む い こ い つ む い つ む い こ の つ い つ つ い つ い つ い つ い つ い つ い つ い つ い つ つ つ い つ い つ い つ つ つ つ い つ つ つ つ つ い つ つ つ つ つ つ つ つ つ つ つ つ つ
発表する際の課程を記入	電気・電子情	報工学課程	発表番号	53

(学籍が他課程所属の学生も発表する課程を記入すること)